组合逻辑电路 数字逻辑4

数字逻辑考试要点

组合逻辑电路分析

- 写逻辑函数表达式
- 化简 最简与或
- 真值表
- 说明逻辑功能

组合逻辑电路设计

- 根据逻辑功能列真值表
- 写逻辑函数表达式
- 卡诺图化简
- 画出逻辑图

常用器件：编码器、译码器、数据选择器、数值比较器、加法器、函数发生器、奇偶效验器、发生器等
重点：对功能表的理解及中规模集成电路应用方法

编码器：

- 二进制编码器
    - 与非式
- 二-十进制编码器

- 优先编码器

优先编码器真值表：

输入								输出		
I_7	I_6	I_5	I_4	I_3	I_2	I_1	I_0	Y_2	Y_1	Y_0
1	×	×	×	×	×	×	×	1	1	1
0	1	×	×	×	×	×	×	1	1	0
0	0	1	×	×	×	×	×	1	0	1
0	0	0	1	×	×	×	×	1	0	0
0	0	0	0	1	×	×	×	0	1	1
0	0	0	0	0	1	×	×	0	1	0
0	0	0	0	0	0	1	×	0	0	1
0	0	0	0	0	0	0	1	0	0	0

设I_7优先级最高，I_6次之，依次I_0最低。优先级高的信号排斥级别低的，具有单方面排斥的特性。


$$Y_2 = I_7 + I_6 + I_5 + I_4$$

$$= \bar{I}_7 + \bar{I}_7\bar{I}_6 + \bar{I}_7\bar{I}_6\bar{I}_5$$

"16非"

- 74LS148：当一个选通端（E1）为高电平，另两个选通端（(/E2))和(/E3)）为低电平时，可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。

8线－3线优先编码器 74LS148：



$\overline{I_0} \sim \overline{I_7}$：信号输入端

$\overline{Y_2}$、$\overline{Y_1}$、$\overline{Y_0}$：编码输出端

$\overline{ST}$：选通输入端

（使能端、片选端）

Y_S：选通输出端

$\overline{Y_{ES}}$：优先扩展输出端

加非号表示低电平有效。


优先编码器74LS148 功能表

$\overline{ST}$	$\overline{I_0}$	$\overline{I_1}$	$\overline{I_2}$	$\overline{I_3}$	$\overline{I_4}$	$\overline{I_5}$	$\overline{I_6}$	$\overline{I_7}$	$\overline{Y_2}$	$\overline{Y_1}$	$\overline{Y_0}$	Y_S	$\overline{Y_{ES}}$
1	×	×	×	×	×	×	×	×	1	1	1	1	1
0	1	1	1	1	1	1	1	1	1	1	1	0	1
0	×	×	×	×	×	×	×	0	0	0	0	1	0
0	×	×	×	×	×	×	0	1	0	0	1	1	0
0	×	×	×	×	×	0	1	1	0	1	0	1	0
0	×	×	×	×	0	1	1	1	0	1	1	1	0
0	×	×	×	0	1	1	1	1	1	0	0	1	0
0	×	×	0	1	1	1	1	1	1	0	1	1	0
0	×	0	1	1	1	1	1	1	1	1	0	1	0
0	0	1	1	1	1	1	1	1	1	1	1	1	0

功能说明： ① $\overline{ST}$：使能端是低电平有效；

② Y_S：编码器工作，但无编码请求时为低电平；


两片74LS148 组成16线－4线优先编码器



级联：轮流工作


译码器：

- 二进制译码器
- 二-十进制译码器



输入					输出							
G1	$\overline{G_{2A}}+\overline{G_{2B}}$	A2	A1	A0	$\overline{Y_0}$	$\overline{Y_1}$	$\overline{Y_2}$	$\overline{Y_3}$	$\overline{Y_4}$	$\overline{Y_5}$	$\overline{Y_6}$	$\overline{Y_7}$
×	1	×	×	×	1	1	1	1	1	1	1	1
0	×	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0

G1=1,^G2A=^G2B=0才译码



- 常见题型，用芯片实现函数：
  - 写出最小项表达式...
- **七段数码显示译码器**
- **数据选择器**：根据地址码的要求，从多路输入信号中**选择其中一路输出**的电路

双4选1数据选择器74LS153：

- 输出表达式：

$$Y = D_0\overline{A_1}\,\overline{A_0} + D_1\overline{A_1}A_0 + D_2A_1\overline{A_0} + D_3A_1A_0$$

$$= D_0m_0 + D_1m_1 + D_2m_2 + D_3m_3$$

输入							输出
$\overline{1ST}$	A_1	A_0	$1D_0$	$1D_1$	$1D_2$	$1D_3$	$1Y$
1	×	×	×	×	×	×	0
0	0	0	0	×	×	×	0 / 1 ($1D_0$)
0	0	0	1	×	×	×	
0	0	1	×	0	×	×	0 / 1 ($1D_1$)
0	0	1	×	1	×	×	
0	1	0	×	×	0	×	0 / 1 ($1D_2$)
0	1	0	×	×	1	×	
0	1	1	×	×	×	0	0 / 1 ($1D_3$)
0	1	1	×	×	×	1	

数据 D_0 ~D_3都为 1 时，数据选择器输出函数为输入地址变量的全部最小项的和，数据选择器又称为最小项输出器。

令数据 D_0 ~D_3 有些为0，有些为 1 ，或为其它变量，可构造不同的逻辑函数。

二、8选1数据选择器74LS151

- 输出表达式：

$$Y = D_0\overline{A_2}\,\overline{A_1}\,\overline{A_0} + D_1\overline{A_2}\,\overline{A_1}A_0 + D_2\overline{A_2}A_1\overline{A_0} +$$
$$D_3\overline{A_2}A_1A_0 + D_4A_2\overline{A_1}\,\overline{A_0} + D_5A_2\overline{A_1}A_0 +$$
$$D_6A_2A_1\overline{A_0} + D_7A_2A_1A_0$$

$$= D_0m_0 + D_1m_1 + D_2m_2 + D_3m_3 + D_4m_4$$
$$+ D_5m_5 + D_6m_6 + D_7m_7$$

输入				输出	
$\overline{ST}$	A_2	A_1	A_0	Y	$\overline{Y}$
1	×	×	×	0	1
0	0	0	0	D_0	$\overline{D_0}$
0	0	0	1	D_1	$\overline{D_1}$
0	0	1	0	D_2	$\overline{D_2}$
0	0	1	1	D_3	$\overline{D_3}$
0	1	0	0	D_4	$\overline{D_4}$
0	1	0	1	D_5	$\overline{D_5}$
0	1	1	0	D_6	$\overline{D_6}$
0	1	1	1	D_7	$\overline{D_7}$

令数据 D_0 ~D_7 有些为0，有些为 1 ，或为其它变量，可构造不同的逻辑函数。

4.数据选择器的应用

主要用作函数发生器—实现某种逻辑函数的功能部件。

【例题1】用八选一数据选择器74151实现三变量函数.

$$F = \overline{A}\,\overline{B} + AB + C$$

解：先将原始函数转换成标准与或式

$$\begin{aligned} F &= \overline{A}\,\overline{B} + AB + C \\ &= AB(C + \overline{C}) + AB(C + \overline{C}) + C(A + \overline{A})(B + \overline{B}) \\ &= \overline{A}\,\overline{B}\,\overline{C} + \overline{A}\,\overline{B}C + \overline{A}BC + A\overline{B}C + AB\overline{C} + ABC \\ &= m_0 + m_1 + m_3 + m_5 + m_6 + m_7 \end{aligned}$$


$$F = m_0 \cdot 1 + m_1 \cdot 1 + m_3 \cdot 1 + m_5 \cdot 1 + m_6 \cdot 1 + m_7 \cdot 1$$

三位输入函数，三位视为地址码，输入值为1/0，直接输入。

四位数据，三位为地址码，多出的一位为数据

三、数据选择器的扩展

- 将双4选1数据选择器74LS153连接成8选1数据选择器：




输入			输出
A_2	A_1	A_0	Y
0	0	0	D_0
0	0	1	D_1
0	1	0	D_2
0	1	1	D_3
1	0	0	D_4
1	0	1	D_5
1	1	0	D_6
1	1	1	D_7

- **据分配器**:


译码器构成数据分配器

用3 线-8 线译码器 74LS138 可以构成1路－8路数据分配器。A_2、A_1、A_0 为地址信号输入端，$Y_0 \sim Y_7$ 为数据输出端，三个使能$\overline{ST_A}$、$\overline{ST_B}$、ST_C 中的任一个都可作数据 D 输入端。

取$ST_A = 1$、$\overline{ST_C} = 0$、$\overline{ST_B} = D$，则输出为原码D。



如取$\overline{ST_B} = \overline{ST_C} = 0$、$ST_A = D$，则输出为反码$\overline{D}$。



加法器:

半加器

1.半加器

半加：实现两个一位二进制数相加，不考虑低位的进位。

（1）半加器逻辑状态表


A	B	S	C
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1


（2）逻辑表达式

$$S = A\overline{B} + \overline{A}B = A \oplus B$$

$$C = AB$$

（3）逻辑图






加法器：串行加法器，超前进位加法器（verilog代码

普通加法器

流水线加法器

乘法器

数值比较器:



竞争与冒险

- 组合逻辑电路的竞争与冒险
- 电路延迟->
- 竞争：输入经过不同路径传输后，到达电路某一汇合点的时间有先后
- 冒险：由于竞争使电路输出端产生剑锋脉冲的现象
- 由于存在门延迟，出现**负尖脉峰**，在脉峰期间不满足 A+^A=0，称为“0”型冒险。
- 由于传输门延迟，使门的输出出现**正尖峰脉冲**，电路不满足正常的逻辑关系，称为“1”型冒险。
- 逻辑冒险：单个变量
- 功能冒险：多个变量
- 冒险的判别：

冒险的判别


1、代数法：表达式在一定条件下可以化简成 $F = A + \overline{A}$ 或 $F = A \cdot \overline{A}$ 的形式。

负向毛刺　　正向毛刺

如上题例：$F = AB + \overline{A}C$

在 $B = C = 1$ 时，F 就可以化简成 $F = A + \overline{A}$ 的形式。

注意：$F = \overline{A + \overline{A}}$ 及 $F = \overline{A \cdot \overline{A}}$ 也属于会引起冒险现象的情况。



2、卡诺图法：如果两卡诺圈相切，且相切处未被其他卡诺圈包围，则可能产生冒险现象。

C \ AB	00	01	11	10
0	0	0	1	0
1	1	1	1	0


当 ABC 从111变为011时（相切处跨越），可能引起冒险现象。

3、实验法：功能冒险难以用前两种方法判断，应做实验用示波器观察。

- 冒险的消除：

冒险现象的消除


1、加滤波电容：电容具有阻止（延缓）电平变化的功能。



2、加选通信号：

使用选通信号可以避开毛刺可能产生的时间。

在信号延迟变化的时间段内将逻辑电路锁死（不使能），在信号稳定后再使能电路进行逻辑运算。



3、增加冗余逻辑：

C \ AB	00	01	11	10
0	0	0	1	0
1	1	1	1	0

$$F = AB + \overline{A}C + BC$$

2

3.(2)消掉互补变量法

在产生竞争冒险门的输入端加一个选通与门，选通脉冲在电路稳定后再加上。

在产生竞争冒险门的输出端与地之间加一个电容。